[심층기획] 테슬라 배터리 병목, 사이버캡·세미·메가팩3를 2027년으로 밀어내다 & 포스텍, AI 메모리 병목을 10겹 적층으로 풀다

7월 22일 공개된 테슬라의 2026년 2분기 주주서한에는 눈에 띄는 문구 하나가 조용히 사라졌다. 사이버캡과 테슬라 세미, 상업용 에너지저장장치인 메가팩3가 올해 안에 '양산(volume production)' 단계에 들어간다던 표현이 이번 서한에서는 자취를 감춘 것이다. 불과 지난 1월까지만 해도 회사는 이 세 제품이 2026년 안에 양산에 들어갈 것이라고 공언해왔다. 로봇 옵티머스에 대해서도 마찬가지로 '양산' 관련 문구가 1분기 서한에서 빠졌다. 테슬라는 그 이유를 명시적으로 밝히지는 않았지만, 사이버캡과 세미를 대량으로 찍어내려면 자체 개발한 4680 배터리 셀의 생산량부터 늘려야 한다고 서한에서 언급했다. 메가팩3의 일정이 왜 밀렸는지에 대해서는 별다른 설명이 없었다.

이번 실적 자체는 나쁘지 않았다. 2분기 매출은 282억 달러로 전년 동기 대비 26% 늘었고, 순수 차량 인도량도 48만 대를 넘어서며 지난해 3분기 이후 최고 실적을 기록했다. 문제는 그 아래에 있다. 순이익은 11억 달러로 오히려 5% 줄었고, 영업이익은 3억9800만 달러로 전년 동기 대비 57%나 급감했다. 영업비용은 43억 달러로 47% 불어났으며, 잉여현금흐름은 마이너스 10억 달러를 기록해 직전 분기의 플러스 14억4000만 달러에서 완전히 뒤집혔다. 사이버캡, 세미, 옵티머스라는 '다음 세대 제품'을 동시에 밀어붙이는 데 드는 돈이, 매출 성장분을 고스란히 집어삼키고 있다는 뜻이다. 테슬라는 이 시기를 자동차 회사에서 "AI·로보틱스 회사"로 전환하는 과정이라고 설명해왔지만, 그 전환의 병목이 다른 곳도 아닌 배터리 셀 생산이라는 가장 기초적인 지점에 걸려 있다는 사실이 이번 서한으로 분명해졌다.

이미지 출처: Michael Wolf, Wikimedia Commons, CC BY-SA 3.0 (테슬라 기가팩토리 4, 독일 그륀하이데 소재)

4680 셀은 사실 테슬라가 8년 가까이 씨름해온 프로젝트다. 기존 원통형 셀보다 지름을 훨씬 키워 에너지 밀도를 높이면서도, 전극 제조 공정에서 용매를 아예 쓰지 않는 '건식 전극' 공정을 적용해 생산 비용과 환경 부담을 동시에 낮추겠다는 게 애초 구상이었다. 그러나 일론 머스크 스스로도 2025년 투자자의 날에서 건식 전극 공정을 밀어붙인 게 "생각했던 것보다 훨씬 어려웠다"며 판단 실수였음을 인정한 바 있다. 이후 상황은 조금씩 나아졌다. 올해 2월 테슬라는 독일 기가팩토리 베를린에서 양극재와 음극재 모두를 건식 공정으로 처리한 4680 셀이 마침내 라인에서 나오기 시작했다고 밝혔고, 관련 업계에서는 이 공정의 수율이 18개월 전이라면 "환상"으로 치부됐을 수준까지 올라왔다는 분석도 나왔다. 하지만 수율이 좋아졌다는 것과, 사이버캡과 세미 두 제품을 동시에 대량생산할 만큼 절대적인 생산량을 확보했다는 것은 전혀 다른 이야기다. 실제로 유럽에 출시된 모델Y의 4680 배터리팩을 두고는 저충전 구간에서 충전 속도가 급격히 떨어진다는 소비자 불만과 성능 분석 보도가 최근까지도 이어지고 있어, '수율은 잡았지만 완성도는 아직'이라는 평가가 뒤섞여 있는 상황이다.

이 병목을 조금이라도 앞당겨 풀기 위해 테슬라가 꺼내든 카드가 흥미롭다. 회사는 최근 독일 기가팩토리 베를린의 배터리 셀 생산라인을 외부 스타트업에게 개방하는 'JUNI x Tesla 배터리 셀 기가 챌린지' 프로그램을 열었다. 8월 시작 예정인 이 프로그램은 지원자들이 다섯 단계의 선발 과정을 통과하면 테슬라 셀 엔지니어링팀과 함께 공장 현장에서 유급 파일럿 프로젝트를 수행할 수 있도록 하는 구조다. 자체 연구개발 인력만으로는 건식 전극 공정의 남은 난제를 충분히 빠르게 풀어내기 어렵다고 판단했다는 방증으로 읽힌다. 실제로 사이버캡은 이미 텍사스 오스틴 공장에서 초기 생산 차량이 나오기 시작했고, 기가팩토리 텍사스 부지 내에서 직원들을 태운 시험 주행도 7월 중 시작됐다. 다만 세미와 옵티머스는 아직 양산 라인 자체를 구축하는 단계에 머물러 있어, '제품은 준비됐는데 배터리가 발목을 잡는' 전형적인 병목 현상이 세 제품에 동시에 나타나고 있는 셈이다.

이미지 출처: Jzh2074, Wikimedia Commons, CC BY-SA 4.0 (테슬라의 세 세대 원통형 배터리 셀 규격 비교)

이 국면을 조금 더 멀리서 보면, 테슬라가 처한 딜레마가 더 선명해진다. 회사는 지난해 2분기를 두고 EV·태양광·에너지저장 판매 회사에서 "AI, 로보틱스 및 관련 서비스"를 이끄는 회사로 전환하는 "중대한 분기점"이라고 자평한 바 있다. 실제로 올봄 프리몬트 공장에서는 세단형 모델S와 SUV 모델X 생산을 종료하고 그 라인을 옵티머스 생산 공간으로 전환하는 결정까지 내렸다. 자율주행 구독 서비스인 FSD(Supervised) 가입자도 148만 명으로 전년 대비 56% 늘었고, 로보택시 서비스도 신규 도시로 조금씩 확장되고 있다. 방향성 자체는 뚜렷하다. 문제는 이 모든 신사업이 결국 '배터리를 얼마나 빨리, 얼마나 많이 만들 수 있는가'라는 지극히 전통적인 제조업의 병목 위에서 움직이고 있다는 점이다. 아무리 로보틱스와 자율주행 소프트웨어가 앞서 나가도, 그것을 담을 하드웨어를 찍어낼 셀이 부족하면 결국 일정은 밀릴 수밖에 없다.

업계에서는 이번 지연이 테슬라만의 문제가 아니라 배터리 대량생산 자체의 구조적 어려움을 보여주는 사례로도 읽는다. 신규 셀 폼팩터를 상용화하는 데는 통상 화학, 공정, 설비가 동시에 성숙해야 하는데, 4680처럼 지름과 공정을 모두 바꾼 셀은 그만큼 시행착오도 길어진다는 것이다. 다음 분기 실적발표에서 4680 생산량이 실제로 늘어난 수치로 확인되는지, 그리고 사이버캡과 세미의 양산 시점이 2027년의 어느 시점으로 재조정되는지가 이번 병목이 풀리고 있는지를 가늠할 첫 번째 신호가 될 전망이다.

AI 메모리 병목, 한국에서 규명되다 — 포스텍 초박형 칩 10겹 적층 기술

거대언어모델을 돌리는 AI 가속기의 성능을 실제로 좌우하는 건 연산 코어의 속도만이 아니다. 연산 장치가 필요한 데이터를 얼마나 빨리 공급받느냐, 즉 메모리 대역폭이 병목이 되는 경우가 훨씬 많다. 이 문제를 해결하기 위해 업계가 택한 방법이 고대역폭 메모리, HBM이다. HBM은 메모리 칩을 옆으로 늘어놓는 대신 위로 쌓아 올려 프로세서 바로 옆에 배치함으로써 데이터 이동 거리를 줄이는 방식인데, 문제는 이 칩을 얼마나 많은 층으로, 얼마나 안정적으로 쌓아 올릴 수 있느냐가 곧바로 성능 한계로 직결된다는 점이다. 최근 이 '적층의 한계'를 상당폭 밀어낸 연구 결과가 국내 연구진에게서 나왔다.

포항공과대학교(포스텍) 기계공학과 김석 교수 연구팀은 한국생산기술연구원(KITECH) 금호현 박사와 함께, 사람 머리카락 두께의 5분의 1 수준인 약 14마이크로미터 두께의 초박형 실리콘 칩을 10겹 이상 안정적으로 쌓아 올리는 기술을 개발해 발표했다. 연구팀이 사용한 방법은 크게 두 가지 기술의 결합이다. 하나는 칩을 정확한 위치에 집어 올려 내려놓는 '전사 프린팅(transfer printing)' 공정이고, 다른 하나는 칩이 아래층에 닿는 바로 그 순간 금속 결합을 완성시키는 실시간 본딩 기술이다. 이 전체 공정은 섭씨 180도 이하의 저온, 20킬로파스칼 이하의 저압 조건에서 이뤄지는데, 두 조건 모두 낮을수록 칩이 휘거나 뒤틀리는 열적·기계적 손상 위험이 줄어든다. 실제로 연구팀이 반복적으로 층을 쌓은 뒤 측정한 결과, 층 사이 정렬 오차는 극히 작은 수준으로 유지됐고 구조적 휘어짐 현상도 크게 억제된 것으로 나타났다.

자료: POSTECH·KITECH 연구 결과(2026년 6월 발표)를 바탕으로 자체 제작한 개념도 및 도표

이렇게 완성된 적층 구조의 집적 밀도, 즉 패키지 전체 두께 대비 쌓아 올린 층수의 비율을 계산하면 기존 12단 구조의 상용 HBM보다 약 4배 높은 수치가 나온다. 김석 교수는 이번 성과에 대해 "기존 HBM 기술 대비 약 4배 높은 집적 밀도를 달성함으로써, 이 기술이 향후 고성능 AI 반도체와 차세대 메모리 시스템을 위한 핵심 기반 기술이 될 것으로 기대한다"고 밝혔다. 현재 AI 가속기의 성능을 사실상 좌우하는 요소가 HBM인 만큼, 얼마나 많은 칩을 안정적으로 쌓을 수 있느냐는 이 분야의 핵심 난제로 꼽혀왔다. 연구팀의 이번 결과는 그 난제를 해결할 수 있는 실마리 중 하나로 평가받는다.

이 연구를 조금 더 넓은 맥락에 놓고 보면, 최근 한국 연구기관들이 AI 반도체의 메모리·전력 병목을 공략하는 흐름 속에 있다는 점이 눈에 띈다. 비슷한 시기 KAIST 연구팀은 수천 개의 반도체 소자를 자동으로 제작·분석하는 시스템을 통해 두께와 성능 사이의 관계를 규명하는 데 성공했는데, 이는 차세대 반도체 연구를 데이터 기반 방식으로 전환시켜 AI 반도체와 초저전력 반도체의 상용화를 앞당길 것으로 기대되는 성과다. 또 imec, KU르번대학교, 삼성, 램리서치 공동 연구팀이 산화물 반도체 기반의 모놀리식 3차원 D램 구조를 같은 시기 발표하는 등, 메모리 적층과 소재 혁신을 통해 AI 인프라의 전력·용량 한계를 동시에 풀려는 시도가 세계 곳곳에서 이어지고 있다. 포스텍의 이번 결과는 이런 흐름 속에서 '적층 층수'라는 한 축을 실질적으로 진전시킨 사례로 자리매김한다.

물론 낙관만 하기는 이르다. 관련 업계 전문가들은 이번 성과가 어디까지나 대학 연구실 수준의 공정 시연이지, 곧바로 양산에 투입할 수 있는 팹 공정은 아니라는 점을 짚는다. 실험실에서 10겹 이상을 깨끗하게 쌓아 올리는 데 성공한 것과, 메모리 제조사가 이를 대량으로 양산해 트럭 단위로 출하하는 것 사이에는 상당한 거리가 남아 있다는 지적이다. 실제로 삼성전자, SK하이닉스, 마이크론 등 기존 HBM 제조사들이 이 기술을 언제, 어떤 방식으로 자사 공정에 녹여낼지는 아직 정해진 바가 없다. 다만 AI 가속기 수요가 계속 늘어나는 상황에서 메모리 대역폭 한계가 발목을 잡고 있다는 업계의 공통된 위기감을 고려하면, 이런 대학발 원천 기술이 상용화 파트너를 만나 실제 HBM 로드맵에 반영되기까지의 시간은 예상보다 빨라질 수 있다는 전망도 함께 나온다.